# PCT


#### 世界知的所有権機関 国 際 単 務 局 特許協力条約に基づいて公開された国際出願



WO00/70596 (51) 国際特許分類7 (11) 国際公開番号 A1 G09G 5/00, G06T 1/00 2000年11月23日(23.11.00) (43) 国際公開日 (21) 国際出願番号 PCT/JP00/03156 (81) 指定国 CN. JP. KR. US. 欧州特許 (AT. BE, CH. CY. DE, DK, ES, FL FR, GB, GR, IE, IT, LU, MC, NL, PT, SE) (22) 国際出願日 2000年5月17日(17.05.00) 派付公開書籍 (30) 優先権データ 国際原有報告書 1999年5月17日(17.05.99) JР 特願平11/135320 (71) 出願人(米国を除くすべての指定国について) セイコーエブソン株式会社 (SEIKO EPSON CORPORATION)[JP/JP] 〒163-0811 東京都新宿区西新宿2丁目4番1号 Tokyo. (JP) (72) 発明者;および (75) 発明者/出順人(米国についてのみ) 長野 幹(NAGANO, Miki)[JP/JP] 〒392-8502 長野県諏防市大和3丁目3番5号 セイコーエプソン株式会社内 Nagano. (JP) (74) 代珥人 绘木草三郎、外(SUZUKI, Kisaburo et al.) 〒392-8502 長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社 知的財産部内 Nagano. (JP)

(54)Title: IMAGE PROCESSOR AND IMAGE DISPLAY

(54)発明の名称 画像処理装置および画像表示装置



(57) Abstract

An image processor includes n (n is an integer of 2 or more) Image processing units (120A, 120B) which receive n continuous pieces of image data at the same timing respectively and process the received n pieces of image data at the same timing, and a control unit (140) for controlling the n image processing units. Each of the image processing units can operate in a first operating mode in which the image processing unit can send/receive data to/from the control unit or in a second operating mode in which the image processing unit can only receive data from the control unit. One image processing unit (120A) operates in the first operating mode, and the (n-1) image processing units (120B) operate in the second operating mode. The command from the control unit is given commonly to the n image processing units, and the n image processing units carry out the same processing at the same timing when a command from the control unit is given to the image processing units carry out the same processing at the same timing when a command from the control unit is given to the image processing operating in the first operating mode.

# (57)要約

画像処理装置は n 個 (n は 2 以上の整数) の連続した画像データが同じタイミングでそれぞれ入力されるとともに、入力された各画素データをそれぞれ同じタイミングで処理する n 個の画像処理部 (1 2 0 A, B) と、前記 n 個の画像処理部を制御する制御部 (1 4 0) と、を備える。前記各画像処理部は、前記制御部との間でデータの送受信が可能な第1の動作モードまたは前記制御部からの受信のみが可能な第2の動作モードに設定され、n-1 個の画像処理部 (1 2 0 A) は前記第1の動作モードに設定され、n-1 個の画像処理部 (1 2 0 B) は前配第2の動作モードに設定されている。さらに、前記制御部からの命令は前記 n 個の画像処理部に共通に与えられており、前記 n 個の画像処理部は、前記制御部から前記第1の動作モードに設定された1 個の画像処理部に命令が与えられたときに、それぞれ同じタイミングで同じ処理を実行する。

### 明細書

## 画像処理装置および画像表示装置

5

10

15

20

### 技術分野

本発明は、画像処理装置及びこれを用いた画像表示装置に関する。

#### 背景技術

画像を表す画像信号を扱う種々の電子機器が開発されている。このような電子機器としては、例えば、直視型の表示装置や投写型表示装置等がある。これらの電子機器は、通常、それぞれ異なった機能を司る複数の画像処理部を組み合わせることにより構成されている。

これらの電子機器で扱われる画像の高解像度化に伴って、電子機器を構成する 各画像処理部に要求される処理速度が高速化しており、これに対応するためには 、各画像処理部の処理速度の高速化を図ることが好ましい。画像処理部の処理速 度の高速化を図る手法として、1 画素毎に順に処理される画像データを、複数画 素ごとにまとめて並列に処理する手法がとられている。

しかし、利用する画像処理部によっては、複数画素の画像データを並列に処理する機能を有しないものもある。このような場合には、通常、複数の同一機能を有する画像処理部を並列に設けて、各画像処理部が1画素の画像データを同じタイミングで処理することにより複数画素の画像データを並列に処理することが行われている。

### 発明の開示

25 並列に設けられた上述の複数の画像処理部は、通常、ほぼ同じ処理条件で動作するように設定されるにも関わらず、各画像処理部ごとにその処理条件を設定する必要がある。このため、複数の画像処理部を並列に設ける場合には、並列に画像処理部を設けない場合に比べて、装置の処理条件の設定処理が煩雑であるという問題があった。

20

この発明は、上述の課題を解決するためになされたものであり、同一機能を有する複数の画像処理部を並列に有する場合においても、1つの制御装置が1つの画像処理部の処理を制御することにより、他の画像処理部の処理も同時に制御することが可能な技術を提供することを目的とする。

5 上述の課題の少なくとも一部を解決するため、本発明の画像処理装置は、

n個(nは2以上の整数)の連続した画素データが同じタイミングでそれぞれ 入力されるとともに、入力された各画素データをそれぞれ同じタイミングで処理 するn個の画像処理部と、

前記n個の画像処理部を制御する制御部と、を備え、

前記各画像処理部は、前記制御部との間でデータの送受信が可能な第1の動作 モードまたは前記制御部からの受信のみが可能な第2の動作モードに設定可能で あり、1個の画像処理部は前記第1の動作モードに設定され、n-1個の画像処 理部は前記第2の動作モードに設定されており、

前記制御部からの命令は前記n個の画像処理部に共通に与えられており、

前記n個の画像処理部は、前記制御部から前記第1の動作モードに設定された 1個の画像処理部に命令が与えられたときに、それぞれ同じタイミングで同じ処理を実行することを特徴とする。

本発明の画像処理装置は、制御装置から第1の動作モードに設定された画像処理部に命令が与えられたときに、第2の動作モードに設定された他の画像処理部にも命令が与えられており、それぞれ同じタイミングで同じ処理を実行することができる。すなわち、各画像処理部はそれぞれ同一機能を有する複数の画像処理部を並列に有する場合においても、1つの制御部が1つの画像処理部の処理を制御することにより、他の画像処理部の処理を同時に制御することができる。

上記画像処理装置において、

25 前記n個の画像処理部は、前記制御部が制御可能なアドレス空間上の同じアドレス空間に割り当てられていることが好ましい。

このようにすれば、制御装置が第1の動作モードに設定された画像処理部に命令を与えたときに、第2の動作モードに設定された他の画像処理部にも命令を与えることができる。

10

なお、上記画像処理装置において、

前記各画像処理装置は、それぞれ前記第1の動作モードと前記第2の動作モードとのいずれか一方を設定するモード設定端子を備え、それぞれの前記モード設定端子に入力されるモード設定信号に応じてそれぞれの動作モードを設定することができる。

上記画像処理装置において、

前記各画像処理部において共通に利用される画像処理データを記憶するための メモリを備え、

前記第1の動作モードに設定された画像処理部は、前記制御部から供給される 前記画像処理データを前記メモリに書き込み可能であるとともに、前記メモリに 書き込まれた前記画像処理データを読み出し可能であり、

前記第2の動作モードに設定された画像処理部は、前記第1の動作モードに設定された画像処理部によって前記メモリから読み出された画像処理データを入力可能であるようにしてもよい。

15 この場合には、第1の動作モードに設定された画像処理部によって、メモリに画像処理データが書き込まれ、すべての画像処理部は、第1の動作モードに設定された画像処理部によってメモリから読み出された画像処理データを共通に入力可能である。

なお、前記画像処理装置と、前記画像処理装置から出力される画像信号によっ て表される画像を表示する画像表示部と、を備えることにより、画像表示装置を 構成することができる。

### 図面の簡単な説明

図1は、この発明の第1実施例としての画像処理装置を適用した画像表示装置 25 の概略構成を示すブロック図である。

図 2 は、第 1 と第 2 の 0 S D C 1 2 0 A 、 1 2 0 B の 処理について示す説明図である。

図3は、第1のOSDC120Aの内部構成を示す概略プロック図である。 図4は、第2のOSDC120Bの内部構成を示す概略プロック図である。 図5は、第1と第2のOSDC120A, 120Bと、CPU140との間の動作を示す説明図である。

図 6 は、CPU140のI/Oアドレス空間およびメモリ空間を示す説明図である。

図7は、第1と第2のOSDC120A, 120Bにおいて生成されたOSD画像を表示する場合の動作を示す説明図である。

図8は、この発明の第2実施例としての画像処理装置を適用した画像表示装置の概略構成を示すプロック図である。

## 発明を実施するための最良の形態

### A. 第1 実施例:

5

10

15

20

25

図1は、この発明の第1実施例としての画像処理装置を適用した画像表示装置の概略構成を示すブロック図である。この画像表示装置1000は、画像処理装置1000は、スキャンコンパータ(以下、単に「SC」と呼ぶ)110と、2つのオンスクリーンディスプレイコントローラ(以下、単に「OSDC」と呼ぶ)120A,120Bと、OSDメモリ130と、CPU140とを備えるコンピュータシステムである。画像表示部200は、液晶パネル210と、パネル駆動部220とを備えている。画像処理装置100は、液晶パネル210に形成される画像を処理するための装置である。なお、パネル駆動部220は、画像処理装置100内に設けられるようにしてもよい。

CPU140は、CPUバス142を介してSC110と、2つのOSDC120A, 120Bに接続されている。CPU160は、各部の処理条件を設定し、また、各部の処理を直接制御する。OSDメモリ130は、メモリバス132を介して2つのOSDC120A, 120Bに接続されている。

SC110は、画像表示部200で画像を表示するために利用される垂直同期 信号VDと、水平同期信号HDと、クロック信号DCLKとを出力する。また、入力画像信号VSを画像表示部200に入力可能な画像信号DSとして出力する。この画像信号DSとして出力される画像データは48ビットのデータ幅を有し

10

25

ており、1 画素あたり24ビットの画像データが連続した2 画素分同時に出力される。なお、1 画素の画像データは、赤、緑、青の各色毎に8ビットの色データで構成されている。下位24ビット分の画像信号DSUは、第1のOSDC120Aに入力され、上位24ビット分の画像信号DSUは、第2のOSDC120Bに入力される。以下では、画像信号DSに含まれる画像データを、説明の便宜上画像データDSと呼ぶ場合もある。なお、下位24ビット分の画像データDSUは、奇数画素の画像データに対応し、上位24ビット分の画像データDSUは、偶数画素の画像データに対応している。但し、この逆であってもよい。

第1と第2のOSDC120A、120Bは、画像表示部200で表示される 画像中にポインタ画像のような修飾画像やメニュー画面などを表示させる機能を 有する画像処理部である。これらのOSDC120A,120Bが本発明の画像 処理部に相当する。OSDメモリ130には、ポインタ画像の画像データやメニュー画面を構成するグラフィックデータやフォントデータなどの画像データが所 定のフォーマットで記憶されている。

図2は、第1と第2のOSDC120A、120Bの処理について示す説明図である。第1のOSD120Aは、垂直同期信号VDと、水平同期信号HDと、クロック信号DCLKとに同期して、OSDメモリ130から読み出された画像データをピットマップデータに展開して、図2(B)に示すようなOSD画像データDODを生成する。そして、生成されたOSD画像データDODを図2(A)に示す画像データDSに含まれる奇数画素の画像データDSDに合成することにより奇数画素の合成画像データDSODDを出力する。

第2のOSD120Bも、垂直同期信号VDと、水平同期信号HDと、クロック信号DCLKとに同期して、第1のOSDC120Aと同じタイミングで同様に動作する。すなわち、OSDメモリ130から読み出された画像データをヒットマップデータに展開して、図2(B)に示すようなOSD画像データDODを生成する。そして、生成されたOSD画像データDODを図2(A)に示す画像データDSに含まれる偶数画素の画像データDSUに合成することにより偶数画素の合成画像データDSODUを出わする。

第1と第2のOSDC120A, 120Bから同じタイミングで出力されたそ

10

れぞれ24ビットの合成画像データDSODD, DSODUは48ビットの表示画像データDSLCDとして図1のパネル駆動部220に供給される。また、SC110から出力された垂直同期信号VDと、水平同期信号HDと、クロック信号DCLKもパネル駆動部220に供給されている。液晶パネル210には、この表示画像データDSLCDに応じた画像が形成される。これにより、図2(C)に示すように、表示位置P0にOSD画像が合成表示される。

以上のように、この画像表示装置1000は、入力画像信号VSの表す画像を表示することができる。また、第1と第2のOSDC120によって生成されたメニュー画面や修飾画像等のOSD画像を入力画像に合成して表示することができる。

図3は、第1のOSDC120Aの内部構成を示す概略プロック図である。第 1のOSDC120Aは、合成制御部310と、合成部320と、OSD画像生成部330と、メモリ制御部340と、CPUI/F部350と、メモリI/F部360と、エード制御部370とを備えている。CPUI/F350は、CPUパス142(図1)のCPUアドレスパスADRとCPUデータパスDTAとCPUコントロールパスCTLに接続されている。メモリI/F360は、OSDメモリ130(図1)のメモリパス132であるメモリアドレスパスMADRとメモリデータパスMDTAとメモリコントロールパスMCTLに接続されている。

20 モード制御部370のマスタ/スレーブ設定端子M/Sは、Hレベルに設定されており、これによって、第1のOSDC120Aの動作モードがマスタモードに設定されている。モード制御部370は、マスタモードに対応したモード制御信号MSCを出力し、CPUI/F部350およびメモリI/F部360の入出力条件を制御する。

型 動作モードがマスタモードに設定されている場合には、CPUI/F350は、図3に示すように、データパスDTAに対してデータの入出力が可能となるように制御される。また、メモリI/F360は、メモリアドレスパスMADRおよびメモリコントロールパスMCTLにアドレスデータおよびコントロールデータを出力することができ、OSDメモリ130の読み出しや書き込みを行うこと

10

15

20

ができるように制御される。

合成制御部310には、CPU140からOSD画像の表示位置PO(図2参照)を示す合成制御データがCPUI/F350を介して設定される。また、垂直同期信号VDと水平同期信号HDとクロック信号DCLKが入力されている。合成制御部310は、設定された合成制御データや同期信号HD,VD、クロック信号DCLKに従って、メモリ制御部340と、OSD画像生成部330と、合成部320の動作を制御する。

メモリ制御部340は、CPU140からの要求に従って、OSDメモリ130の書き込みや読み出しをメモリI/F部360を介して制御する。また、合成制御部310から出力される制御信号に従って、OSD画像生成部330がOSD画像データDODを生成する際に利用される画像処理データのOSDメモリ130からの読み出しをメモリI/F部360を介して制御する。

OSD画像生成部330は、メモリ制御部340によってOSDメモリ130から読み出された画像処理データに従って24ビットのOSD画像データDODを出力する。

合成部320は、SC110から出力された奇数画素の画像データDSDとOSD画像データDODを合成して奇数画素の合成画像データDSODDを出力する。

図4は、第2のOSDC120Bの内部構成を示す概略プロック図である。第 2のOSDC120Bは、モード制御部370のマスタ/スレーブ設定端子M/ Sがしレベルに設定されて、動作モードがスレーブモードに設定されている点を 除いて、第1のOSDC120Aと同じである。

動作モードがスレーブモードに設定されている場合には、CPUI/F350 は、図4に示すように、データバスDTAへのデータの出力が禁止され、データ 25 の入力しかできないように制御される。また、メモリI/F370は、メモリア ドレスバスMADRと、メモリデータバスMDTAと、メモリコントロールバス MCTLへの各データの出力が禁止されるように制御される。但し、メモリ制御 部340は、後述するように、第1のOSDC120Aのメモリ制御部340と 同じ制御データが設定されるので、マスターモードと同じタイミングで動作して

10

15

20

25

いる。従って、スレーブモードで動作する第2のOSDC120Bは、マスタモードで動作する第1のOSDC120AによってOSDメモリ130から読み出された画像処理データを同時に取り込むことができる。

図5は、第1と第2のOSDC120A,120Bと、CPU140との間の動作を示す説明図である。また、図6は、CPU140のI/Oアドレス空間およびメモリ空間を示す説明図である。図6 (A)に示すように、CPU140のI/Oアドレス空間というに対するアドレス空間しか割り当てられておらず、2つのOSDC120A,120Bには同一のI/Oアドレスが割り当てられている。ところで、上述したように、第1と第2のOSDC120A,120Bは、動作モードは異なるが内部の機能は全く同じである。従って、CPU140が第1のOSDC120Aに対してデータの入力(書き込み)を要求した場合には、図5 (A)に示すように、CPU140から、CPUパス142 (CPUアドレスパスADR,CPUデータパスDTA,CPUコントロールパスCTL)を介して、第1のOSDC120Aにデータが入力されるとともに、第2のOSDC120Bにも同時に同じデータが入力される。

CPU140が第1のOSDC120Aに対してOSDメモリ130への画像 処理データの書き込みを要求した場合にも、第1と第2のOSDC120A, 120Bの両方に、そのデータが入力される。しかし、上述したように、スレーブモードに設定された第2のOSDC120BはOSDメモリ130へのデータの出力が禁止されているので、OSDメモリ130への書き込みは、マスタモードに設定されている第1のOSDC120Aによってのみ実行される。

一方、CPU140が第1のOSDC120Aに対してデータの出力(読み出し)を要求した場合には、上述したように、スレープモードに設定された第2のOSDC120BはCPU140へのデータの出力が禁止されているので、図5(B)に示すように、マスタモードに設定されている第1のOSDC120Aからのみデータが出力される。また、CPU140がOSDメモリ130に書き込まれている画像処理データの読み出しを要求した場合には、上述したように、第1と第2のOSDC120A,120BのどちらにもOSDメモリ130から読み出された画像処理データが入力され得るが、同様に、CPU140へのデータ

10

15

20

25

の出力は、第1のOSDC120Aによってのみ実行される。なお、この場合に、スレープモードに設定された第2のOSDC120Bのメモリ制御部340の動作を停止するようにすることも可能である。

図7は、第1と第2のOSDC120A,120Bにおいて生成されたOSD 画像を表示する場合の動作を示す説明図である。OSD画像を表示する場合には、第1のOSDC120Aでは、OSDメモリ130から読み出された画像処理データに基づいてOSD画像生成部330によって生成されたOSD画像データ DODと、奇数画素の画像データDSDとが、合成部320において合成される(図3)。従って、第1のOSDC120Aからは、奇数画素の合成画像データDSODDが出力される。一方、第2のOSDC120Bにおいては、第1のOSDC120Aによって読み出された画像データが同時に取り込まれて、第1のOSDC120Aによって読み出された画像データが同時に取り込まれて、第1のOSDC120Aと同様にして偶数画素の合成画像データDSODUが出力される。以上の結果、SC110から出力された画像データDSは、第1と第2のOSDC120A,120Bにおいて、奇数画素および偶数画素ごとに同じタイミングでOSD画像データDODが合成される。これにより、連続した2画素の画像データが並列に処理されて表示画像データDSLCDとして出力される。

以上のように、第1と第2のOSDC120A,120Bは、それぞれマスタモードとスレーブモードのいずれか一方で動作させることが可能である。このとき、CPU140がマスタモードに設定された第1のOSDC120Aに対してデータの入出力を要求することにより、スレーブモードに設定された第2のOSDC120Bに対しても同じデータを出力することができる。すなわち、CPU140は、同じタイミングで動作する2つのOSDC120A,120Bのうち、マスタモードで動作する第1のOSDC120Aを制御することにより、スレーブモードで動作する第2のOSDC120Bも同時に制御することができる。

ここで、OSD画像生成部330で生成されるOSD画像データは、以下に示すように生成されることが好ましい。本実施例の画像表示装置1000では、図2(A)に示す画像を表す画像データDSのうち、奇数画素の画像データDSDを第1のOSDC120Aにおいて図2(B)に示すOSD画像データDODと合成するとともに、偶数画素の画像データDSUを第2のOSDC120Bにお

10

15

25

いてOSD画像データDODと合成することにより、図2 (C)に示す画像を表す表示画像データDSLCDを生成している。すなわち、第1と第2のOSDC120A,120Bにおいて同じタイミングで合成されるOSD画像データDODは、同じデータである。このため、図2 (C)の破線で囲まれた領域内に示すような水平方向にm画素を有するOSD画像を表示するためには、奇数画素および偶数画素の画像データに合成されるOSD画像データは、図2 (B)に示すように、水平方向にm/2画素を有するデータとすることが好ましい。

なお、上記画像表示装置1000においては、マスタモードに設定されている第1のOSDC120AによってOSDメモリ130の読み出しおよび書き込みが制御され、スレーブモードに設定されている第2のOSDC120Bでは、第1のOSDC120Aによって読み出されたデータを利用することのみが許可されることにより、OSDメモリ130の共用化が図られている。しかしながら、第1と第2のOSDC120A,120BそれぞれにOSDメモリ130を備えるようにしてもよい。この場合には、第2のOSDC120BのメモリI/F部360のスレーブモードにおける制御を解除して、メモリ制御部340によって第2のOSDC120Bに接続されているもOSDメモリ130の書き込みおよび読み出しを制御するようにすればよい。それぞれのOSDメモリ130には、第1と第2のOSDC120A,120Bによってそれぞれ同じタイミングでデータの読み出しと書き込みが実行される。

20 B. 第2 実施例:

図8は、この発明の第2実施例としての画像処理装置を適用した画像表示装置の概略構成を示すプロック図である。この画像表示装置2000は、画像処理装置100Aは、3つのOSDC120A,120B,120Cを備えている。SC110Aは、連続した3画素分の画像データが含まれる72ビットの画像データDSを出力し、出力された各画素データは、3つのOSDC120A,120B,120Cに1画素毎に入力される。

第1のOSDC120Aはマスタモードに設定され、第2と第3のOSDC120B, 120Cがスレーブモードに設定されている。これにより、第2実施例

10

20

においても、CPU140がマスタモードに設定された第1のOSDC120Aに対してデータの入出力を要求することにより、スレーブモードに設定された第2と第3のOSDC120B,120Cに対しても同じデータを出力することができる。すなわち、CPU140は、同じタイミングで動作する3つのOSDC120A,120B,120Cのうち、マスタモードで動作する第1のOSDC120Aを制御することにより、スレーブモードで動作する第2と第3のOSDC120B,120Cも同時に制御することができる。

なお、この場合に、3つのOSDC120A, 120B, 120Cでそれぞれ合成されるOSD画像データとしては、表示される画像データの水平方向がm画素であるならば、水平方向がm/3画素の画像データであることが好ましい。

以上の説明から理解できるように、一般には、n個のオンスクリーンディスプレイコントローラを並列に備え、1個のオンスクリーンディスプレイコントローラをマスタモードに設定し、n-1個のオンスクリーンディスプレイコントローラをスレーブモードに設定するようにしてもよい。

- 15 なお、この発明は上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
  - (1) 上記実施例では、画像表示部200に、液晶パネル210を用いた場合を 例に説明しているが、これに限定されるものではなく、プラズマディスプレイや CRT等の種々のディスプレイデバイスを備える場合にも適用可能である。
  - (2) 上記実施例では、直視型の画像表示部200を例に説明しているが、画像を投写するための投写光学系を設けて、投写型表示装置とすることもできる。
- (3)上記実施例では、オンスクリーンディスプレイコントローラを複数並列に 備える場合を例に説明しているが、本発明はこれに限定されるものではない。例 えば、画像の拡大/縮小処理部や色信号レベル補正部等の画像信号に種々の処理 を行う種々の画像処理部を複数並列に備える場合にも適用可能である。また、上 記実施例では、画像表示装置に適用された画像処理装置を例に説明しているが、 これに限定されるものではなく、種々の画像を扱う電子機器に備える種々の画像 処理装置に適用可能である。

## 産業上の利用可能性

本発明は、画像処理装置及びこれを用いた画像表示装置に利用可能である。

#### 請求の範囲

1. 画像処理装置であって、

n個 (nは2以上の整数) の連続した画素データが同じタイミングでそれぞれ 入力されるとともに、入力された各画素データをそれぞれ同じタイミングで処理 するn個の画像処理部と、

前記n個の画像処理部を制御する制御部と、を備え、

前記各画像処理部は、前記制御部との間でデータの送受信が可能な第1の動作 モードまたは前記制御部からの受信のみが可能な第2の動作モードに設定可能で 10 あり、1個の画像処理部は前記第1の動作モードに設定され、n-1個の画像処 理部は前記第2の動作モードに設定されており、

前記制御部からの命令は前記n個の画像処理部に共通に与えられており、

前記 n 個の画像処理部は、前記制御部から前記第1の動作モードに設定された 1 個の画像処理部に命令が与えられたときに、それぞれ同じタイミングで同じ処理を実行する、画像処理装置。

2. 請求項1記載の画像処理装置であって、

前記n個の画像処理部は、前記制御部が制御可能なアドレス空間上の同じアドレス空間に割り当てられている、画像処理装置。

20

15

3. 請求項1または請求項2記載の画像処理装置であって、

前記各画像処理装置は、それぞれ前記第1の動作モードと前記第2の動作モードとのいずれか一方を設定するモード設定端子を備え、それぞれの前記モード設定端子に入力されるモード設定信号に応じてそれぞれの動作モードが設定される

- 25 、画像処理装置。
  - 4. 請求項1ないし請求項3のいずれかに記載の画像処理装置であって、

前記各画像処理部において共通に利用される画像処理データを記憶するための メモリを備え、 前記第1の動作モードに設定された画像処理部は、前記制御部から供給される前記画像処理データを前記メモリに書き込み可能であるとともに、前記メモリに書き込まれた前記画像処理データを読み出し可能であり、

前記第2の動作モードに設定された画像処理部は、前記第1の動作モードに設 5 定された画像処理部によって前記メモリから読み出された画像処理データを入力 可能である、画像処理装置。

5. 画像表示装置であって、

請求項1ないし請求項4記載の画像処理装置と、

前記画像処理装置から出力される画像信号によって表される画像を表示する画像表示部と、を備える、画像表示装置。

図 1




図2




図3






図4




(8) メモリ投資 (9) メモリ (130 メモリ (130 メモリ (130 メード) (130 × ビード) (130

(A) 1. O空間 AVVVVVV 0SDC120A (0SDC120B) 図 7







# INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP00/03156

A. CLASS	FICATION OF SUBJECT MATTER Int.Cl <sup>7</sup> G09G 5/00 G06T 1/00			
According to	International Patent Classification (IPC) or to both nation	onal classification and IPC		
	SEARCHED			
Minimum do	cumentation searched (classification system followed by Int.Cl <sup>7</sup> G09G 5/00 G06T 1/00			
Jits Koka	ion searched other than minimum documentation to the curyo Shinan Koho 1926-1996 i Jitsuyo Shinan Koho 1971-2000 ata base consulted during the international search (name	Jitsuyo Shinan Toroku Ko	oho 1994-2000 oho 1996-2000	
C. DOCUI	MENTS CONSIDERED TO BE RELEVANT			
Category*	Citation of document, with indication, where app		Relevant to claim No.	
A	JP, 3-48979, A (NEC Corporation 01 March, 1991 (01.03.91), Full text; Figs. 1 to 7 (Famil	y; none)	1-5	
	er documents are listed in the continuation of Box C.	See patent family annex.	unional Elima data or	
"A" docum consid "E" earlies date "L" docum cited t specis "O" docum means "P" docum than t	nent published prior to the international filing dute but later he priority date claimed	The document published after the international filing date or priority date and not in conflict with the explication but cited to understand the principle or theory underlying the invention of considered novel or cannot be considered to involve an inventive step when the document is taken alone.  "Y" document of particular relevance; the claimed invention cannot be considered novel or annot be considered to involve an inventive step when the document is taken alone.  "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such document, such combination being obvious to a person stilled in the art  "&" document member of the same patent family		
Date of the 08	actual completion of the international search August, 2000 (08.08.00)	Date of mailing of the international sea 22 August, 2000 (22		
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer		
Facsimile No.		Telephone No.		

<b>四水种五</b> 木口	国际田殿香号	PCT/JPO	0/03156
A. 発明の属する分野の分類 (国際特許分類 (IPC)) IntCl <sup>T</sup> G09G 5/00 G06T 1/00			
B. 調査を行った分野	***************************************		
調査を行った最小限資料(国際特許分類(IPC))			
IntCl' G09G 5/00			
G06T 1/00			
最小限資料以外の資料で調査を行った分野に含まれるもの			-
日本国実用新案公報 1926-1996			
日本国公開実用新案公報 1971-2000		•	
日本国登録実用新案公報 1994-2000 日本国実用新案登録公報 1996-2000			
国際調査で使用した電子データベース(データベースの名称	、調査に使用した用語)		
		· · · · · · · · · · · · · · · · · · ·	
C. 関連すると認められる文献   引用文献の			
カテゴリー* 引用文献名 及び一部の箇所が関連する	レきけ その間波せるの	TEO NO.	関連する
A JP, 3-48979, A (日本	日本が一个人 11)。	15/V Sex	請求の範囲の番号
A Jr, 3-409/9, A (日本)	職以休入会社) 1.	3月.19	1 5
91 (01.03.91),全頁,	男ュー 7 図(ファミ	(リーなし)	
	•		
□ C欄の続きにも文献が列挙されている。	<b>プ</b> パテントファ	こり一に関する明	紙た会服
A TIME AND A SECOND		() (C)(A) (D)(1	ALC WING
* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示す	の日の後に公表		
もの	「T」国際出願日又は	優先日後に公表さ	された文献であって
「E」国際出願日前の出願または特許であるが、国際出願日		るものではなく、 に引用するもの	発明の原理又は理
以後に公表されたもの	「X」特に関連のある		<b>  眩文献のみで発明</b>
「L」優先権主張に疑義を提起する文献又は他の文献の発行	の新規性又は進	歩性がないと考え	とられるもの
日若しくは他の特別な理由を確立するために引用する 文献(理由を付す)	「Y」特に関連のある		
「〇」口頭による開示、使用、展示等に言及する文献	上の文献との、	当業者にとって自 ないと考えられる	明である組合せに
「P」国際出願日前で、かつ優先権の主張の基礎となる出願	「&」同一パテントフ	ないとうえられるアミリー文献	960
		7 7 2 100	
国際調査を完了した日	国際調査報告の発送日	22.00	00
		22.08.	UU
国際調査機関の名称及びあて先	特許庁審査官 (権限の	ある職員)	2G 8326
日本国特許庁(ISA/JP)	小松 徹三	(身東	)
郵便番号100-8915 東京都千代田区霞が閲三丁目4番3号	White a contract	10	<b>,</b>
からだって日本版を関ニュロ4番の方	電話番号 03-35	81-1101	内線 3226